- (19) Japanese Patent Office (JP)
- (12) Public Patent Disclosure Bulletin (A)
- (11) Public Patent Disclosure (Kokai) Number: (S)57-210495
- (43) Unexamined Patent Application Date: December 24, 1982
- (51) Int. Cl. ³ G11C 7/00 19/00

Identification Symbols:

Internal File Numbers: 6549-5B 7343-5B

Number of Inventions: 1

Examination Requests: None

(Total of 8 Pages)

- (54) Block Access Memory
- (21) Application Number: (S)56-88987
 (22) Application Date: June 10, 1981

(72) Inventor: Yasaburo Inagaki

c/o NEC Corp., 5-33-1 Shiba, Minato-ku, Tokyo, Japan

(71) Applicant: NEC Corp., 5-33-1Shiba, Minato-ku, Tokyo, Japan

(74) Representative: Patent Attorney Susumu Uchihara

SPECIFICATION

1. Title of the Invention:

Block Access Memory.

2. What is Claimed is:

1. A block access memory comprising:

memory cells arranged in a matrix;

- a read circuit that reads signals from said memory cells;
- an address buffer that latches an address signal;
- a row decoder and column decoder that select arbitrary said memory cells using said address signal;
 - a data input buffer that latches said signals and supplies data to said memory cells;
- a shift register that uses said read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel reading of data into said memory cells;
 - a data output buffer that amplifies and outputs the signals from said selected memory cells; and

an internal timing generator circuit that controls said memory cells, read circuit, row and column decoders, data input buffer, shift register, and data output buffer; wherein:

said shift register performs data input or output every half-cycle based on an external clock.

- 2. The block access memory according to claim 1, wherein said shift register is formed of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.
- 3. The block access memory according to claim 1, wherein said I/O shift register, said data input buffer, and said data output buffer are each formed of two circuits in parallel and are connected so as to be driven offset by a half-cycle from each other.

3. Detailed Description of the Invention:

The present invention relates to block access memory.

Conventionally, MOS RAM has been the main choice for main memory devices in computers, but the read/write cycle of MOS RAM is several times that of the computer's machine cycle. Therefore, in order to use the computer's machine cycle effectively, methods are employed to increase the data transfer rate by arranging MOS RAM in parallel for a required bit width. However, when high density MOS RAM is used, the word size becomes larger and the smallest unit of such a main memory device becomes much larger. For example, if 256-Kbit MOS RAM is arranged with a 256-bit width, the smallest unit of such a main memory device is 8 Mbytes. Two methods may be considered for avoiding this. One method is to increase the MOS RAM bit width (a multi-bit structure) to increase the data transfer rate. This method increases the number of pins and the packaging size, which makes it impossible to increase the integration on a board. The other method is to make the circuit operate at a higher speed in order to increase the data transfer rate, and so the demand is increasing to have higher speeds even for MOS RAM.

Conventionally, page mode has been presented as a method for increasing the data transfer rate, but the data transfer rate is not that high. The provision of a shift register in the I/O portion has been presented as another method for achieving a high data transfer rate.

Figure 1 is a block diagram of an example of MOS RAM including a shift register in a conventional I/O portion.

This example contains memory cells [10] arranged in a matrix, a read circuit [20] that reads cell signals, an address buffer [30] that latches an address signal that indicates a memory location and generates main and supplementary address signals, a row decoder [40] and column decoder [41] that select an arbitrary memory cell based on the address signals, a data input buffer [50] that latches memory data and generates main and supplementary data signals, a data output buffer [60] that amplifies and outputs cell signals, a shift register [70] that transfers signals at high speed, and an internal timing generator circuit (not shown) that drives these various circuits.

Figure 2 is a waveform diagram of the signals for the various portions when the MOS RAM of Figure 1 is operating.

On the first clock [CE] the address signal is latched in the address buffer [30]. Based on this address signal, one word line is selected by the row decoder [40], and the signals of the memory cells connected to the word line are read by the read circuit [20]. At the same time, based on the address signal, multiple bit lines are selected by the column decoder [41] (in the following discussion the case of 4 bits will be used), and their memory cell signals are simultaneously transferred to the shift register [70].

Next, based on I/O shift register drive clocks ϕ_1 and ϕ_2 that are synchronized by an external clock ϕ , the memory cell signals from the shift register [70] are amplified by the data output buffer [60] and four bits are consecutively output. In this conventional example, one bit is output for each cycle of the clock ϕ , so the operating speed is limited by the cycle speed. At the present time one cycle takes about 100 ns, so the problem is that it is difficult to attain higher speeds than this.

In order to overcome this problem, the present invention presents block access memory that transfers data with a speed that is twice the conventional speed, by performing I/O of data on every half-cycle of the external clock that drives the I/O shift register.

The block access memory of the present invention comprises: memory cells arranged in a matrix; a read circuit that reads signals from the memory cells; an address buffer that latches an address signal; a row decoder and column decoder that select arbitrary memory cells using this address signal; a data input buffer that latches these signals and supplies data to the memory cells; an I/O shift register that uses the read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel reading of data into the memory cells; a data output buffer that amplifies and outputs the signals from the selected memory cells; and an internal timing generator circuit that controls the memory cells, read circuit, row and column decoders, data input buffer, I/O shift register, and data output buffer; wherein: the I/O shift register performs data input or output every half-cycle based on an external clock.

The block access memory of the present invention may also form the I/O shift register of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.

The block access memory of the present invention forms [corrected to: may also form] each of the I/O shift register, data input buffer, and data output buffer of two circuits in parallel, which are connected so as to be driven offset by a half-cycle from each other.

We use figures to describe embodiments of the present invention.

Figure 3 is a block diagram of a first embodiment of the present invention.

This embodiment uses one circuit for the shift register and uses the shift register for switching, so that data that comes out to the I/O buses is sent to the data output buffer, while data that comes in to the data input buffer is sent to the memory circuit through the I/O buses. The I/O buses I/O₁ through I/O₄ of the memory circuit are connected to the data input buffer [50] and data output buffer [60] through control transistors T₁ through T₄. The gates of the control transistors T₁ through T₄ are connected to the outputs

 ϕ_{31} through ϕ_{34} of the corresponding stages of the shift register [70]. Each of the four squares drawn with solid lines within the shift register [70] represents one bit.

Figure 4 is a waveform diagram of the signals for the various portions when the first embodiment of Figure 3 is operating.

The rise and fall of the external clock ϕ are detected, and clocks ϕ_1 and ϕ_2 are generated. Clocks ϕ_1 and ϕ_2 drive shift pulses of the shift register. Also, clock ϕ_2 controls the outputs ϕ_{31} through ϕ_{34} of the shift register, while activating the data input buffer or data output buffer. The shift register is reset by a reset pulse ϕ_R . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, clocks ϕ_1 and ϕ_2 are generated on the rise of clock ϕ , the output ϕ_{31} of the first stage of the shift register is set to high, and the I/O₁ signal passes through control transistor T_1 to the data output buffer, where it is amplified and output. Next, clocks ϕ_1 and ϕ_2 are generated on the fall of clock ϕ , the output ϕ_{32} of the second stage of the shift register is set to high, and the I/O₂ signal passes through control transistor T_2 to the data output buffer, where it is output. Similarly after this, ϕ_{33} and ϕ_{34} are set to high level on the rise and fall of clock ϕ , and the I/O₃ and I/O₄ signals are sequentially output. In this way, since one bit is output on each half-cycle, the operating speed is twice that of the conventional speed.

Figure 5 is a block diagram of a second embodiment of the present invention.

This embodiment uses one circuit for the shift register, and the data that is to be input or output to the I/O buses is read or written after being temporarily stored in the shift register. The I/O buses I/O_1 through I/O_4 of the memory circuit are connected to the corresponding stages of the shift register [70] through control transistors T_1 through T_4 , the input of the shift register is connected to the data input buffer [50], and the output is connected to the data output buffer [60].

Figure 6 is a waveform diagram of the signals for the various portions when the second embodiment of Figure 5 is operating.

As in the embodiment of Figure 3, the rise and fall of an external clock ϕ are detected, and clocks ϕ_1 and ϕ_2 are generated. Clocks ϕ_1 and ϕ_2 cause the data in the shift register to shift. And, clock ϕ_2 activates the data input buffer or data output buffer. This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, based on clock ϕ_{DL} , signals I/O₁ through I/O₄ are sent all at once via the control transistors T_1 through T_4 to the corresponding stages of the shift register. Then, clocks ϕ_1 and ϕ_2 are generated on the rise of clock ϕ and the I/O₁ signal is sent to the data output buffer, where it is amplified and output. Next, clocks ϕ_1 and ϕ_2 are generated on the fall of clock ϕ and the I/O₂ signal is sent to the data output buffer, where it is output. Similarly after this, the I/O₃ and I/O₄ signals are output on the rise and fall of clock ϕ . In this way, since one bit can be output on each half-cycle, the operating speed can be doubled.

Figure 7 is a block diagram of a third embodiment of the present invention.

This embodiment uses two circuits in parallel for the shift register, connected so as to be driven offset by a half-cycle from each other. The I/O buses I/O₁ and I/O₃ of the memory circuit are connected to the data input buffer [50] and data output buffer [60] through the control transistors T_1 and T_3 , while the I/O buses I/O₂ and I/O₄ are connected to the data input buffer [50] and data output buffer [60] through the control transistors T_2 and T_4 . The gates of the control transistors T_1 and T_2 are connected to the corresponding outputs ϕ_{31} and ϕ_{33} of the first shift register [70], while the gates of the control transistors T_2 and T_4 are connected to the corresponding outputs ϕ_{32} and ϕ_{34} of the second shift register [71].

Figure 8 is a waveform diagram of the signals for the various portions when the third embodiment of Figure 7 is operating.

Clock ϕ_1 is generated synchronously with the external clock ϕ . Clock ϕ_2 is a waveform that is a half-cycle later than ϕ_1 . The first and second shift registers [70] and [71] operate on shift pulses according to clocks ϕ_1 and ϕ_2 , but the second shift register [71] operates a half-cycle later than the first shift register [70]. At the same time, the data input buffer [50] or data output buffer [60] is activated by clock ϕ . The first and second shift registers [70] and [71] are reset by the reset pulse ϕ_R . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. Then, clock ϕ_1 is generated on the rise of clock ϕ , the output ϕ_{31} of the first stage of the first shift register [70] is set to high, and the I/O₁ signal passes through control transistor T₁ to the data output buffer [60], where it is amplified and output. Next, clock ϕ_2 is generated on the fall of clock ϕ , the output ϕ_{32} of the first stage of the second shift register [71] is set to high, and the I/O₂ signal passes through control transistor T₂ to the data output buffer [60], where it is output. Similarly after this, output ϕ_{33} of the first register and output ϕ_{34} of the second shift register are set to high level on the rise and fall of clock ϕ , and the corresponding I/O₃ and I/O₄ signals are output from the data output buffer [60]. In this way, since one bit can be output on each half-cycle, the operating speed can be doubled.

Figure 9 is a block diagram of a fourth embodiment of the present invention.

This embodiment uses two circuits for each of the shift register, data input buffer, and data output buffer. The I/O buses I/O₁ and I/O₃ of the memory circuit are connected to the corresponding stages of the first shift register [70] through the control transistors T₁ and T₃, while the I/O buses I/O₂ and I/O₄ are connected to the corresponding stages of the second shift register [71] through the control transistors T₂ and T₄. The input of the first shift register [70] is connected to the first data input buffer [50], while its output is connected to the first data output buffer [60], and the input of the second shift register [71] is connected to the second data input buffer [51], while its output is connected to the second data output buffer [61].

Figure 10 is a waveform diagram of the signals for the various portions when the fourth embodiment of Figure 9 is operating.

As in the third embodiment, clock ϕ_1 is generated synchronously with the external clock ϕ_2 is a waveform that is a half-cycle later than ϕ_1 . The first and second shift registers [70] and [71] shift data according to clocks ϕ_1 and ϕ_2 , but the second shift register [71] operates a half-cycle later than the first shift

register [70]. At the same time, the first data input buffer [50] or first data output buffer [60] is activated by clock ϕ_1 , while the second data input buffer [51] or second data output buffer [61] is activated by clock ϕ_2 . This is the same as the conventional example up to the sending of the memory cell signal to the I/O buses by the column decoder [41]. After that, based on clock ϕ_{DL} , the I/O₁ and I/O₃ signals are sent to the corresponding stages of the first shift register [70] through control transistors T_1 and T_3 , while the I/O₂ and I/O₄ signals are sent to the corresponding stages of the second shift register [71] through control transistors T_2 and T_4 . Next, clock ϕ_1 is generated on the rise of clock ϕ and the I/O₁ signal is sent from the first shift register [70] to the first data output buffer [60], where it is amplified and output. Next, clock ϕ_2 is generated on the fall of clock ϕ and the I/O₂ signal is sent from the second shift register [71] to the second data output buffer [61], where it is output. Similarly after this, the I/O₃ and I/O₄ signals are output on the rise and fall of clock ϕ from the first data output buffer [60] and second data output buffer [61], respectively.

As explained above, the present invention can increase the data transfer rate by producing output on each half-clock of an external clock ϕ .

The data input buffer and data output buffer of the block access memory of the present invention may also be formed of dynamic circuits, but it is possible to achieve higher speeds if they are formed of static circuits. Also, the operation of the above embodiments was explained by using a clock to drive the shift register, but for a MOS RAM that uses general address multiplexing it is possible to use a CAS clock instead of a clock φ.


As explained above, the present invention is a block access memory that can operate at twice the conventional speed in order to improve the data transfer rate, so its effect is large.

4. Brief Explanation of the Drawings

Figure 1 is a block diagram of an example of MOS RAM comprising a shift register in a conventional I/O portion, Figure 2 is a waveform diagram of the signals for the various portions when the MOS RAM of Figure 1 is operating, Figure 3 is a block diagram of a first embodiment of the present invention, Figure 4 is a waveform diagram of the signals for the various portions when the first embodiment of Figure 3 is operating, Figure 5 is a block diagram of a second embodiment of the present invention, Figure 6 is a waveform diagram of the signals for the various portions when the second embodiment of Figure 5 is operating, Figure 7 is a block diagram of a third embodiment of the present invention, Figure 8 is a waveform diagram of the signals for the various portions when the third embodiment of Figure 7 is operating, Figure 9 is a block diagram of a fourth embodiment of the present invention, and Figure 10 is a waveform diagram of the signals for the various portions when the fourth embodiment of Figure 9 is operating.

10: memory cells; 20: read circuit; 30: address buffer; 40: column decoder; 50, 51: data input buffers; 60, 61: data output buffers; 70, 71: shift registers; T₁ through T₄: control transistors.

Representative: Patent Attorney Susumu Uchihara [seal]






Figure 2




Figure 3




Figure 4




Figure 5




Figure 6




Figure 7




Figure 8




Figure 9




Figure 10

AMENDMENT (VOLUNTARY)

July 28, 1982

Japanese Patent Office Director, Mr.

1. Case Identification:

Patent Application Number (S)56-88987 [1981]

2. Title of the Invention:

Block Access Memory

3. Person Filing Amendment:

Relationship to Case:

Applicant

(423) NEC Corp., 5-33-1 Shiba, Minato-ku, Tokyo, Japan

Representative: Tadahiro Sekimoto

4. Representative:

(6591) Patent Attorney Susumu Uchihara [seal]

c/o NEC Corp., Sumitomo Mita Building 5-33-8 Shiba, Minato-ku, Tokyo, Japan 108 Tel.: Tokyo (03) 456-3111 (main representative)

(contact: NED Corp., Patent Department)

- 5. Parts Amended:
 - (1) Specification; What is Claimed is
 - (2) Specification; Detailed Description of the Invention
 - (3) Figures
- 6. Content of the Amendment:
 - 6.1 What is Claimed is

See the next page.

- 6.2 Detailed Description of the Invention
 - (1) Page 2, Line 9 [This should say "Page 3 Line 9", to refer to the middle of the first paragraph of the detailed description -- translator.]
 - [Fixed a grammatical error in the phrase "the smallest unit ... becomes much larger" -- the meaning was unchanged -- translator.]
 - (2) Page 7, Line 19 [This refers to the first of the two occurrences of this phrase in the paragraph describing Figure 3 -- translator.]
 - Change "memory circuit" to "memory cells".
 - (3) Page 11, Lines 7-11 [This refers to the paragraph describing Figure 7 -- translator.]

Change "connected to the data input buffer [50] and data output buffer [60] through ..., while the I/O buses I/O₂ and I/O₄ of the memory circuit are connected to the data input buffer [50] and data output buffer [60]" to "connected to the first data input buffer [50] and first data

- output buffer [60] through ..., while the I/O buses I/O₂ and I/O₄ of the memory circuit are connected to the second data input buffer [51] and second data output buffer [61]".
- (4) Page 12, Lines 5-6 [This refers to the paragraph describing Figure 8 -- translator.] Change "At the same time, the data input buffer [50] or data output buffer [60] is activated by clock φ." to "At the same time, the first data input buffer [50] or first data output buffer [60] is activated by clock φ₁, while the second data input buffer [51] or second data output buffer [61] is activated by clock φ₂.".
- (5) Page 12, Line 13 [Same paragraph -- translator.]
 Change "through ... T₁ to the da..." to "through ... T₁ to the first da...".
- (6) Page 12, Lines 18-19 [Same paragraph -- translator.] Change "through ... to the data output buffer [60], where it is output." to "through ... to the second data output buffer [61], where it is output.".
- (7) Page 13, Line 3 [Same paragraph -- translator.] Change "output from the data output buffer [60]." to "output from the first data output buffer [60] and the second output data buffer [61].".

6.3 Figures

Correct Figure 7 as shown on the next page.

2. What is Claimed is:

A block access memory comprising:

memory cells arranged in a matrix;

- a read circuit that reads signals from said memory cells;
- an address buffer that latches an address signal;
- a row decoder and column decoder that select arbitrary said memory cells using said address signal;
 - a data input buffer that latches said signals and supplies data to said memory cells;
- a shift register that uses said read circuit to perform parallel reading of signals so as to continuously read data, or that reads an external signal to perform parallel <u>writing</u> of data into said memory cells;
- a data output buffer that amplifies and outputs the signals from said selected memory cells; and an internal timing generator circuit that controls said memory cells, read circuit, row and column decoders, data input buffer, shift register, and data output buffer; wherein:

said shift register performs data input or output every half-cycle based on an external clock.

2. The block access memory according to claim 1, wherein said shift register is formed of two circuits in parallel that are connected so as to be driven offset by a half-cycle from each other.

3. The block access memory according to claim 1, wherein said I/O shift register, said data input buffer, and said data output buffer are each formed of two circuits in parallel and are connected so as to be driven offset by a half-cycle from each other.

[The underlined word is the only change. -- translator.]




Figure 7

19 日本国特許庁 (JP)

①特許出顧公開

[®]公開特許公報(A)

昭57-210495

⊕Int. Cl.³ G 11 C 7/00 19/00

餓別記号

庁内整理番号 6549--5B 7343--5B

②公開 昭和57年(1982)12月24日

発明の数 1 審査請求 未請求

(全 8 頁)

タブロツクアクセスメモリ

@特

超56-88987

②出

顧 昭56(1981)6月10日

@発 明 者 稲垣弥三郎

東京都港区芝五丁目33番1号日 本電気株式会社内

卯出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

19代 理 人 弁理士 内原晋

1. 発明の名称 プロックアチセスメモリ

2. 特許請求の報酬

1) マトリックス状化配置されたメモリセルと、前記メモリセルの信号を再生する将生回路と、アドレス信号をラッナするアドレスペッファと、前記アドレス信号をラッナするアドレス信号を見せたが行デコーダと、配は信号をラッナし、前記メモリセルにボータを供給するデータインペッファと、前記科生国路で呼至された信号を並列に対してデータを説出したり外部信号を観込み並列にデータを前記メモリセルに認込むシフトレジスタと、前記出収されたメモリセルからの信号を増減して出力するデータアクトペッファと、前記メモリセル、海生国路、列及び行デコーダ、データアクトペッファ

を削削する内部タイキング発生回路とを含むプロックアクセスメモリにかいて、前記シットレジスタとして外部クロックにより半周期俗にデータを入、出力するシットレジスタを用いたことを特徴とするブロックアクセスメモリ。

- (2) 前配がクトレジスタとして2回絡並列に設けられ、互いに半段別すらして超齢するように接 低されているシフトレジスタを用いたことを特 数とする特許材本の範囲部(1)項記載のブロッタ アタセスメモリ。
- (3) 前記シフトレジスタと前記データインパッファと前記データアウトペッファとしてそれぞれ 2 国路ナコ並列に投け、近いに平周別すらして駆動するように選択した入出力シフトレジスタ、データインパッファ、データアウトパッファを用いたことを特徴とする特許請求の範囲第(1)項記載のブロックアクセンスを
- 3. 発列の評組な政列 本分別はブロッタアクセスメモリに過する。

~519-

特別857-210495 (2)

従来、MU8・BAMは虫としてコンピュータ の主配体装備に用いられているが、MO8・BAM の読出/書込サイタルはコンピュータのマシンサ イタルの数倍であり、コンピュータのマシンサイ タルを有効に使用するため。必要なピット媒分だ 🧦 けMUB・BAMを並列に配置して、データ転送シ ートを増大させる手法を用いている。しかし高密 鋭MU8。BAMを使用するとワード報が大きくな り、主記は装置の並小単位者しく大きくたってし まり。たとえば256キロビットMUS・RAMを 266ビット収分だけ配置すると、主記憶袋能の最 小単位は8メガペイトにたる。これを避ける方法 として3つ口方法が考えられる。1つ口方法は MUB・HAMのピット概を大きく(つまり多ピッ ト構成に) してデータ 転送レートを増大させる方 法である。との方法では選子数が増え、バッケー 少寸法が大きくなるので、ポード上での無視疑の 同上が奥猟出来なくなる。他の方法は国路を高速 に動作させ、データ伝送レートを増大させること であり、MUB・BAMでも高速動作の要求が高

従来、データ転送レートを向上させる方法としてページモードが提供されているが、データ転送レートはあまり大きくない。又他の方法として入 出力部にシフトレジスタを配置し、高速なデータ 転送を実現する方法が提案されている。

まっている.

第1図は従来の入出力部にシフトレジスタを保えたMUS・BAMの一例のブロック図である。

マトリックス状化配位されたメモリモル10、セル信号を丹生する月生図路20、メモリ位便を示すアドレス信号をラッナし、実、桶アドレス信号を発生するアドレスパッファ30、アドレス信号に従って任意のメモリモルを選択する列デコーダ40及び行デコーダ41、配はアータをラッナし、真、桶データ信号を発生するデータインパッファ50、セル信号を増加して出力するデータアクトパッファ60、信号を高速に伝送するシフトレジスタ70、上記時回路を駆動する内部タイミング先生回路(図示せず)で構成されている。

第2回は以1回に示すNUS・KAMを動作さ

せたともの名部にかける信号の故形図である。 麦切グロックCBでアドレス信号をアドレスペ ッフする0でラッテし、アドレス信号に従って列 デコーダ40で1本のワード線を送れし、ワード 級につながるメモリセルの信号を再生回路20で 再生する。一方、アドレス信号に従って行デコー ダ41で複数本(以下の記明では4ビットの場合 について行なう)のビット腺を送れし、メモリセ ル信号をシフトレジスタ10へ一度に転送する。

次に、外部タロックをに向納した入出力シットレジスタ収動クロックを1.6。でシフトレジスタ70からメモリセル信号をデータアウトバッファ60で増幅して4ピット連続して脱出す。上記の従来例ではクロックを01サイクルで1ピットの鉄出しを行ってかり、動作速度がサイクル数で制約される。 漢状では1ナイクルは100m。 程度でありそれより高速にすることは回離であるという欠点

本規則は上記欠点を輸去し、入出力シットレジスタを駆動する外部タロッタの半周期毎にデータ

を入、出力することにより従来の26倍の選定でデータを取送するプロックアクセスメモリを提供するものである。

本知明のプロックアクセスメモリは、マトリッツ ノス状化配置されたメモリルルとぶ 前記メモリセ ルの信号を将生する回路といフドリス信号をラッ チするアドレスパッファと、前記アドレスは号で 任意の前記メモリを選択する列デコーメ及び行デ コーダと、配徴信号をラッナし、前記メモリセル 化データを供給するデータインパッファと、前配 将生回路で将生された似号を並列に記込み巡峡し てデータを試出したり外部信号を試込み並列にデ ータを前記メモリセルに配込む入出力シフトレジ スタと、前配送訳されたメモリセルからの信号を 増減して出力するデータアクトパッファと、前記 メモリセル、労生凶路、列及び行デコーダ、デー タインパッファ、入出力シフトレジスタ、データ . アクトバッファを制御する内部タイミンダ発生国 路とを含むプロックアクセスメモリにおいて、前 記入出力シフトレジスタとして外部タロックによ ・

.-520-

9 半周期毎にデータを入出力する入出力シフトレ ジスタを用いるととにより帯収される。

本場明のブロックアクセスメモリは、前紀入出 カシフトレジスタを 8 関賂並列に以け、耳いに半 、周期すらして駆動するように接続することによっ

本発明のブロックアクセスメモリは、前紀入出 カシフトレジスタデータインパッファ。前紀デー **メアウトバッファをそれぞれ並列に設け、互いに** 牛川別プラレて慰勤するように投税することによ ₩ K € 4 8.

本処別の実施例について図聞をおいて説明する。 餌3回は本発明の第1の実近例のブロック図で 84.

この実施例は、シフトレジストを1回路使用して、 レフトレジスタによってスイッチを切換え、1/U パス化出てくるデータをデータアウトパッファ化 送ったり、データインパッファに入ってくるデー メモ1/Uパスを迫してメモリ回路へ送る方式のも のである。メモリ回路の1/Uパス1/U1~1/U4 福島857-210495 (3)

は間向トランジスタで,~で、七介してデータイン パッファ50及びデータアウトパッファ60に姿 秋されている。約記例切トランジスタT,~T。の ゲートはシフトレジスタ70の各段の出力 チャェ ~ ∮** に投資されている。 シフトレジスタ700円 部の実积で凶んだ四角形は 1.ピット分を扱わす。 第4回は課3回に示す第1の実施例を動作させる ・ときの各部における信号の波形図である。外部タ ロックすの立上り及び立下りを彫知してタロック ∮」・∮。 を発生させる。クロックゟ」・∮。はシフ トレジスタのシフトバルスを移動させる。父タロ ックチ。はシフトレジスタの出力す。こ~チェモ制 即すると问時にデータインパッファ、データアク トパッファを法性化する。シフトレジスタはりゃ ットパルス タュ でリセットしてかく。行デコーメ 4.1でメモリセル値号が1/Uパスへ転送されるま ては従来例と同じである。 次化クロックチの立上 りてタロックすいぎ。を発生させ、シフトレジス ∮の1 反目の出力∮a1 をヘイレベルにし、1/U 1の信号を制御トランジスタで、 を通してデータ

アクトペッペァへ送り、増幅して出力する。次化 クロックもの立下りでクロックす。1点、七発生な。、 たときの各部にかけるは号の故形図である。 せ、シフトレジスタの2 安日の出力 fas モハイレ ベルにし、1/02の位号を創御トランジスタで。 て fat 1 fatをハイレベルにし、1/03,1/04の信号を順次出力する。とのように単サイタルで 1ピットの民出しを行っているので動作速度は従 来の3倍となる。

第5四は本発明の第2の実施例のプロック団で ある。この実施例はシフトレジスタモ1回路使用 し、「/リパスに入出力するデータを一旦シット レジスタに収込んでから跳出しまたは普込みを行 う方式のものである。メモリ回路の I/Uパス 1/01~1/01 は例如トランジスタで、~ で、を 介してシフトレジスタ10の各段に接続されてお り、シフトレジスタの入力はデータインペッファ 5 0 に嵌続され、出力はデータアウトパッファ60 **に扱此されている。**.

毎3四代示す実施例と何様、外部クロックもの 立上の及び立下りを参知してクロックチョ・チョ・モニュー。 を通して送り、ゲーメアウトパッファから出力す。 発生させる。クロックチェッチ。はシフトレジスタン、ジャー・ ーダインパッファ、データアウトパッファを活住 化する。行デコーダも1でメモリセル信号が11/0 バスへ伝送されるまでは従来例と阿じである。そ の後クロック #11 で1/01~1/04の信号を副奏 トランジスタ $T_1 \sim T_4$ を迫してシフトレジスタの 各段に一度に転送する。次に、クロックチの立上 りでクロックチェッチ』を始生させ、1/01の信号 -をデータアクトパッファへ送り。増盛して出力す る。次に、クロックラの立下りでクロックラッチ。 を始生させ、I/U2の低号をデータアクトパップ ッから出力する。以下何様にしてクロックがの立 上り、立下りで1/03・1/04の伯号を出力す

る。とのようにしても牛サイクル似に『ピットの

脱出しそ行うことができ、動作途底を2倍にする

第6時は第5時に示す第2の実施例を動作させ、

-521.-

11MB257-210495 (4)

ことがてきる。

あて回は本発明の第3の実施例のブロック的で ある。

との実施例はシフトレジスタを2回結並列に設け、互いに半周期すらして駆動するように接続したものである。メモリ回路のI/UパスI/O1,I/O3 は割倒トランジスタT1,T。 を介してデータインパッファ50・データアクトパッファ60 に接続され、1/U2・1/U4 は割倒トランジスタT2,T。を介してデータインパッファ50、データアクトパッファ60 に接続されている。前配削倒トランジスタT1,T。のゲートは第1のシフトレジスタ70の各級の出力を21,fa。に割回トランジスタT2,T4、のゲートは第2のシフトレジスタ71の各級の出力を21,fa。にそれぞれ接続されている。

解8回は第7回に示す第3の実施例を動作させたと言の各部にかける信号の決形図である。

クロック 6。 を外部 9 ロック 6 に何級して始生 させる。 クロック 6。 はクロック 6。 から半サイ

タル進れた政形である。 終1、第2のシフトレジ メチ70・71はクロック りょり てシフトバルス を移動させるが、蘇2のシフトレジスタ71は蕗 1のシフトレジスタ70より牛サイクル遅れて鉛 作する。一方、ゲータインパッファ50、ゲータ アクトパッファ60はタロック6で活性化される。 第1、何2のシフトレジスタ10・11仕りセッ トパルスチーでリセットしてかく。行デコーダ41 でメモリセルは号が1/Uパスへ伝送されるまで は従来例と回じである。次に、タロックチの立上 りてクロックチ』を光生させ、第1のシフトレジ スタ70の1段目の出力す。 をヘイレベルにし、 1/01の信号を制御トランジスタで。 を送してデ ータアウトバッファ60へ送り、増級して出力士 る。次化、クロックもの立下りでクロックす。を 始生させ、M2のシフトレジスタ71の1取目の 出力 タại をハイレベルにし、1/02 の信号を制 例トランジスタ^T。 を通して送りデータアウトバ ペッファ60から出力する。以下同様にしてクロ ック♦の立上り、立下りで解しのシフトレジスタ

の出力 fat、第2のシフトンジスタ71の出力 fat をヘインベルにし、1/03,1/04 の信号をそれぞれデータフゥトペッファ 50から出力する。 このようにしても学サイタルはに1ビットの試出 しを行うことができ、動作温配を 2倍にすることができる。

. 第9回は本発明の第4の実施例のブロック図で

との実施例はシフトレジスタ、データインパッファ、データアウトパッファをそれぞれ名 財路づつ設けた例である。メモリ回路のI/Uパス1/U1・I/U3は耐砂トランジスタT1・T。を介して第1のシフトレジスタ70の各段に接続されてかり、1/U2・1/U4は耐御トランジスタT1・T。を介して第2のシフトレジスタ71の各段に接続されている。第1のシフトレジスタ70の入力は第1のデータインパッファ60に接続され、出力は第1のデータインパッファ60に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第2のデータファインパッファ61に接続され、出力は第2のデータインパッファ61に接続され、出力は第20デー

ーメアクトパッファ 8.1 に扱鉄されている。

第10卤は第9図に示す似4の実施例を助作さ せたときの各部にかける信号の故形図である。第 3 の実施例と同様に、クロックす。モ外部クロッ タチに同期して発生させる。 クロッタチ。 はタロ ックチ。から半サイクル連れた彼形である。原1、 塔2のセフトレジスチ70~71はクロック 611 ∮』でデータをシフトさせるが、絣2のシフトレ ジスタで1は鮮1のシフトレジスタで0より半ナ イクル遅れて動作する。一方、糾1のダータイン パッファ50、第1のデータアウトパッファ60 はクロックグ。 で活性化され、新2のデータイン パッファ51、出2のデータアウトパッファ61 はクロックチ。で活性化される。行デコーダイ1 でメモリセル名号が1/Uパスへ転送されるまで は従来例と何じである。その後クロック for で 1/01,1/03 の信号を制御トランジスタで。 ^型。を通して琳1のシフトレジスま11の各数へ又 $1/U_2$, $1/U_4$ の信号を創御トランジスタ T_2 , T。を達して終 2 のシフト レジスタ 1 1 の各級へ一

版に転送する。次化、ダロックもの立上りでタロック が を発生させ、 1/U1 の名号を無1のシアトレジスタ7 0 から 81 の データアウトパッファ 80 へ送り、均額して出力する。次化、グロッタ がの立下りでグロックが。を発生させ、 1/U 2 の 信号を解2のシアトレジスタ7 1 から第2のデータアウトパッファ 61 を通して出力する。以下 同様にしてグロック 4 の立上り、立下りて1/U 3・1/U4の信号をそれぞれ終1のデータアウトパッファ 61 から出力する。

以上取明したように本発明では外部タロック ¢ の半周制毎に出力を得ることが出来、データ転送 レートを高めることが可能である。

本角明のプロックアクセスメモリのアータインバッファ、データアウトバッファはダイナミック 回路で構成するととも可能であるが、スタティック 回路で構成すればより高温化を実現出来る。また、上記実施例では、シフトンジスタ駆動タロックメを用いて動作以明を行なったが、一紋的なア 精和857-210495 (日)

ドレスマルテブレタスを採用したMUS・KAM ではタロックチの代りにUASタロックを使用す ることが可能である。

以上評細に説明したように、本知明によれば、 従来と比べ2倍の辺底で動作し、データ転送レートを高めたプロッタアクセスメモリが得られるの でその効果は大きい。

4. 図菌の耐単な説明

第1回は世米の入出力器にシフトレジスタを優えたMUS・LAMの一例のブロック図、第2図は第1回に示すMUS・LAMを動作させたともの各部にかける信号の放送図、第3回は本始明の第1の実証例のブロック図、第4回は第3回に示す第1の実証例を動作させたともの各部にかける信号の放送図、第5回は第5回に示す第2の実施例のブロック図、第6回は第5回にかける信号の放送図、第7回は本発明の第3の実施例のブロック図、第


きの各部に⇒ける信号の放形図。解9因は本発明 の解4の実施例のブロック図、第1.0回は第9級 に示す第4の実施例を動作させたときの各部に⇒ ける信号の放形的である。


 \odot

10……メモリセル、20……将生回路、80 ……アドレスペッファ、40……利デコーダ、41 ……行デコーダ、50,51……データインスッ ファ、50,61……データアウトバッファ、70 71……セフトレゼスタ、Tj~T₄……制御トラ ンジスタ。

代理人 弁理士 内 瓜









第2回

11m857-210495 (6)





手 統 補 正 杏 (■異)

57.7.28 昭和 年 月 E

'特許庁長官 殿

- 1. 事件の表示 昭和 8 6年 等許 顧第 88987 号
- 2. 発明の名称 プロックアクセスメモリ
- 3. 補正をする者

事件との関係

出 収 人 東京都得区芝五丁目33番1号 (423) 日本電気株式会社 代表者 図 本 由 弘

4. 代 理 人

平108 東京都海区左五丁目37番5号 住女三田ビル 日本電気株式会社内 (6591) 弁理士 内 原 管 宗 電路 東京(03)456-3111(大代表) (延移先 日本電気株式会社特許部)

##

特別昭57-210495 (フ)

- 5. 補正の対象
- (1) 明集者の特許請求の範囲の概
- (3) 明新者の発売の評価な影明の個
- (3) 西京
- 6. 補正の内容
- 6.1 特許請求の報告 別紙のとおり.
- 6.2 発明の詳細な説明
 - (1) 3 其 9 行

「…… 最小単位着しく……」とあるのを 「…… 最小単位が着しく……」と補正する。

- ② 7頁19行 Fメモリ四路づとあるのをFメモリモルづ と補正する。
- (3) 11頁7行~11行
 「……を介してデータインパッファ 5 0,
 データアウトパッファ 6 0 に接続され、 I
 /02、 I/O4 は何何トランジスタエ;」 T4
 を介してデータインパッファ 5 0, データ

アウトパッファ60に接続」とあるの石…
…を介して第1のデータインパッファ60。
第1のデータアウトパッファ60に接続され、I/O2、I/O4 は制御トランジスタ
「Ti、Tiを介して第2のデータインパッファ61。 第2のデータアウトパッファ61。
に接鉄……」と補正する。

(4) 12頁5行~6行

「……一方、データインパッファ 5 0, データアウトパッファ 6 0 はタロック 4 で 括性化される。」とあるのを「……一方、 第 1 のデータインパッファ 5 0, 第 1 のデ ータアウトパッファ 6 0 はクロック 4 1 で 低性化され、第 2 のデータインパッファ 5 1, 第 2 のデータアウトパッファ 6 1は タロック 4 2 で活性化される。」と補正す る。

(5) 1 2 頁 1 8 行 「…… を通してゲ」とあるのを「…… を 通して第 1 のゲ」と補正する。

(6) 12頁18行~19行

「……・モ連して送りデータアウトパップ ()。

7 6 0 から出力する。」とあるのを「…… ()。

を通して送り第3データアウトパップ 76 1 ()。

から出力する。」と補正する。

(7) 13頁3行

「れぞれゲータアウトパッファ 6 0 から 出力する。」とあるのを「れぞれ第 1 のデ ータアウトパッファ 6 0, 第 2 のデータア ウトパッファ 6 1 から出力する。」と補正 する。

3 国面 第7数を別紙のとおり補正する。

代理人 弁理士 内 原




(SI At)

所不不 人名英格里格斯人名 人名日本

特許数水の範囲

特別的57-210495 (8) 入、出力するジフトレジスタを用いたこと た業費とするブロックアクセフィーリ

- (3) 前記シフトレジスタとして3回路並列に 投けられ、互いに半周期すらして駆動する ように接続されているシフトレジスタを用 いたことを特徴とする特許計次の範囲第(1 互記載のブロックアクセスメモリ。
- (3) 前記シフトレジスタと前記アータインパッファと前記データアウトバッファとしてそれぞれを認路ずつ並列に設け、互いに学用類するして駆動するように接続した入出カシフトレジスタ、データインパッファ、データアウトバッファを用いたことを特徴とする特許策の範囲第(1)項記録のブロックアクセスメモリ。



第 7 图

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.